Virtuoso : Full Adder Full Adder 이번에는 Full Adder를 설계해보려한다. Full Adder의 Schematic은 다음과 같이 설계하였다. 출력 파형은 다음과 같다. 최종 Layout은 다음과 같이 설계하였다. Language/ASIC 2024.10.18
Virtuoso : XOR, Half Adder XOR이번에는 XOR을 구현할 예정이다. Schematic은 다음과 같이 설계하였다.Layout은 다음과 같이 설계하였다. Half Adder다음은 Half Adder를 설계하려고 한다. Half Adder의 Schematic은 다음과 같이 설계하였다. 출력 파형은 다음과 같이 도출되었다. Half Adder의 Layout은 다음과 같이 설계하였다. Language/ASIC 2024.10.18
Virtuoso : 4 X 1 MUX 4 X 1 MUX이번에는 4X1 MUX를 Layout까지 구현할 예정이다. 2X1 MUX 3개를 사용하여 4X1 MUX Schematic을 아래와 같이 설계하였다. 4X1 MUX의 출력 파형은 다음과 같다. 최종 4X1 MUX Layout은 다음과 같다. Language/ASIC 2024.10.17
Virtuoso : 4NAND 4NAND이번에는 4NAND를 구현하려 한다. 4NAND의 Schematic은 다음과 같이 구현하였다. 심볼은 아래와 같다. pmos 값을 찾기 위해 다음과 같은 동작을 수행하였다. pmos값은 2.14로 도출되었다. 최종 Layout은 아래의 그림과 같다. Language/ASIC 2024.10.15