장동

Full Adder 이번에는 Full Adder를 설계해보려한다. Full Adder의 Schematic은 다음과 같이 설계하였다.  출력 파형은 다음과 같다. 최종 Layout은 다음과 같이 설계하였다.

XOR이번에는 XOR을 구현할 예정이다. Schematic은 다음과 같이 설계하였다.Layout은 다음과 같이 설계하였다. Half Adder다음은 Half Adder를 설계하려고 한다. Half Adder의 Schematic은 다음과 같이 설계하였다. 출력 파형은 다음과 같이 도출되었다. Half Adder의 Layout은 다음과 같이 설계하였다.

4 X 1 MUX이번에는 4X1 MUX를 Layout까지 구현할 예정이다. 2X1 MUX 3개를 사용하여 4X1 MUX Schematic을 아래와 같이 설계하였다.  4X1 MUX의 출력 파형은 다음과 같다.  최종 4X1 MUX Layout은 다음과 같다.

2X1 MUX이번에는 2X1 MUX를 구현해보려 한다. 우선 2X1 MUX의 기본적인 회로도는 다음과 같다. 2X1 MUX의 Schematic은 다음과 같이 구성하였다.  심볼은 다음과 같이 설정하며 TEST 회로는 다음과 같이 구성하였다. TEST 결과는 다음과 같다.

4NAND이번에는 4NAND를 구현하려 한다. 4NAND의 Schematic은 다음과 같이 구현하였다. 심볼은 아래와 같다. pmos 값을 찾기 위해 다음과 같은 동작을 수행하였다.   pmos값은 2.14로 도출되었다. 최종 Layout은 아래의 그림과 같다.

4NOR이번에는 4NOR Gate를 구현해보려 한다. Schematic은 다음과 같이 구성하였다. 심볼은 다음과 같이 설정하였다. pmos 값을 구하기 위하여 다음과 같은 동작을 수행하였다. 최종 pmos값은 5.96um으로 선정하였다. 최종적인 Layout은 다음과 같다.

3NOR이번에는 3NAND에 이어 3NOR를 설계하려 한다. 회로도는 다음과 같이 설계하였다. 심벌과 대입값은 다음과 같이 설정하였다. 범위를 1u~10u로 설정하고 측정한 결과 다음과 같이 결과가 도출되었다. 범위를 5u~6u로 설정하여 측정한 결과 다음과 같은 결과가 도출되었다. 범위를 4.9u~5u로 설정한 결과 다음과 같은 결과가 도출되었음을 확인하였고, 유사값을 5u로 설정하였다.

3NAND이번에는 3NAND를 구현할 예정이다. 3NAND의 회로도는 다음과 같이 구성하였다.  3NAND의 동작을 test 하기위해 다음과 같이 심볼을 설정하였고, 값을 아래와 같이 대입하였다. 범위를 1u~10u 사이로 측정하였을 때의 결과 화면이다.  범위를 2u~3u 사이로 설정하였을 때의 결과 화면이다. 2.3u~2.4u로 범위설정하여 측정한 결과 2.31u 값이 도출되었다.

2NOR이번에는 2NAND에 이어서 2NOR을 설계해보려 한다. 먼저 다음과 같이 회로를 구성한다. 다음과 같이 심볼을 작성하였다.이번에는 test를 진행하려 한다. test를 진행하기 위해 다음과 같이 값을 대입하였다. 3u와 4u사이에 값이 존재하는 것을 확인할 수 있다. 스케일 값을 0.1 단위로 조정하여 그래프를 도출하면 3.9u와 4u 사이에 존재하는 것을 확인할 수 있다. 소수점 둘째 자리까지 확대한 결과 3.99u와 4.0u 사이에 값이 존재하는 것을 확인할 수 있다. 주관적 견해2NOR보다 2NAND가 더 효율적이다.

NOT Gate에 이어 이번에는 NAND Gate를 MobaXterm을 통해 구현해보려 한다. 먼저 개념정리를 하자면, AND일 경우에는 nMOS는 직렬, pMOS는 병렬이고OR일 경우에는 nMOS는 병렬, pMOS는 직렬로 구성된다.  만약 식이 F = (A * B + C)'인 경우에는 다음과 같이 회로가 그려진다.  그런데, 밑에 그림처럼도 그려질 수도 있다. 왼쪽 오른쪽 모두 다 동일한 구조지만, F선을 기준으로 맞닿는 TR의 개수가 다르기 때문에, 왼쪽의 회로도가 더 성능면으로 좋다고 판단할 수 있다. 즉, 딜레이 측면으로 성능이 유리하다.이번에는 F = (A*B + C*D)'의 회로를 그려보자.  다음과 같이 회로가 그려진다.2 NAND2 NAND를 설계하기 위해 다음과 같이 새로운 Cell V..