Virtuoso : Full Adder Full Adder 이번에는 Full Adder를 설계해보려한다. Full Adder의 Schematic은 다음과 같이 설계하였다. 출력 파형은 다음과 같다. 최종 Layout은 다음과 같이 설계하였다. Language/ASIC 2024.10.18
Virtuoso : XOR, Half Adder XOR이번에는 XOR을 구현할 예정이다. Schematic은 다음과 같이 설계하였다.Layout은 다음과 같이 설계하였다. Half Adder다음은 Half Adder를 설계하려고 한다. Half Adder의 Schematic은 다음과 같이 설계하였다. 출력 파형은 다음과 같이 도출되었다. Half Adder의 Layout은 다음과 같이 설계하였다. Language/ASIC 2024.10.18
